You're reading an pre-release version of this documentation.
For the latest stable release version, please have a look at master.

简介

备注

This page only documents the SoC implemented with the first generation of RISC-V CPU created in SpinalHDL. This page does not document the VexRiscV CPU, which is the second generation of this SoC (and CPU) is available here and offers better performance/area/features.

简介

Pinsec是完全用SpinalHDL编写的一个小型FPGA SoC的名称。该项目有多个目的：

  • 证明SpinalHDL是重要项目中可行的HDL替代方案。

  • 在具体项目中展示SpinalHDL元硬件描述功能的优势。

  • 提供完全开源的SoC。

Pinsec具有以下硬件特性：

  • 用于高速总线的AXI4互连

  • 用于外设的APB3互连

  • 具有指令缓存、MUL/DIV扩展和中断控制器的RISCV CPU

  • 用于加载二进制文件和调试CPU的JTAG桥

  • SDRAM SDR控制器

  • 片上内存

  • 1个UART控制器

  • 1个VGA控制器

  • 一些定时器模块

  • 一些GPIO

顶层代码的解释可以在 这里 找到

板级支持

DE1-SOC FPGA项目可以在 这里 找到，其中包含一些二进制文件demo。