简介
备注
本页仅记录使用SpinalHDL创造的第一代用RISC-V CPU实现的SoC。本页面未记录VexRiscV CPU,这是该 SoC(和 CPU)的第二代,可在 这里 获得,并提供更好的性能/面积/功能。
简介
Pinsec是完全用SpinalHDL编写的一个小型FPGA SoC的名称。该项目有多个目的:
证明SpinalHDL是重要项目中可行的HDL替代方案。
在具体项目中展示SpinalHDL元硬件描述功能的优势。
提供完全开源的SoC。
Pinsec具有以下硬件特性:
用于高速总线的AXI4互连
用于外设的APB3互连
具有指令缓存、MUL/DIV扩展和中断控制器的RISCV CPU
用于加载二进制文件和调试CPU的JTAG桥
SDRAM SDR控制器
片上内存
1个UART控制器
1个VGA控制器
一些定时器模块
一些GPIO
顶层代码的解释可以在 这里 找到
板级支持
DE1-SOC FPGA项目可以在 这里 找到,其中包含一些二进制文件demo。